PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04 - 162539

(43)Date of publication of application: 08.06.1992

(51)Int.CI.

H01L 21/338 H01L 29/812

(21)Application number: 02-288811

(71)Applicant : NEC CORP

(22)Date of filing:

25.10.1990


(72)Inventor: ANDO YUJI

(54) FIELD-EFFECT TRANSISTOR

(57)Abstract:

PURPOSE: To obtain a structure which restrains a drop in a critical film thickness with an increase in the lattice mismatching of an epitaxial layer structure for a 2DEGFET and which can increase an effective In composition by a method wherein the composition ratio of In in an InGaAs layer constituting an undoped channel layer is changed gradually in the thickness direction and takes a maximum value at a specific position.

CONSTITUTION: At a field-effect transistor, a buffer layer 2, an undoped channel layer 3 and an N-type electron supply layer are laminated sequentially on a semiinsulating semiconductor substrate 1. At the field-effect transistor, the undoped channel layer 3 is formed of an In2Ga1-xAs layer, the composition ratio (x) of In in the InGaAs layer is changed gradually in the thickness direction and takes a maximum value in a position which is at a distance of 40Å or higher and of 110Å or lower from the interface between the InGaAs layer and the N-type electron



supply layer 4. For example, the composition ratio (x) of In in a channel layer 3 is increased gradually from 0 to a maximum value of 0.3 toward the interface to an AlGaAs layer 4 from the interface to a GaAs buffer layer 2. The (x) takes the maximum value of 0.3 in a position which is at a distance of 80Å from the interface to the AlGaAs layer.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

① 特許出願公開

② 公開特許公報(A) 平4-162539

⑤Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)6月8日

H 01 L 21/338 29/812

7735-4M H 01 L 29/80 H 審査請求 未請求 請求項の数 3 (全8頁)

公発明の名称 電界効果トランジスタ

②特 願 平2-288811

公出 頭 平2(1990)10月25日

@発明者 安藤 裕二

東京都港区芝5丁目7番1号 日本電気株式会社内

⑦出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

19代理人 弁理士内原 晋

明 細 書

 発明の名称 電界効果トランジスタ

2. 特許請求の範囲

 半絶縁性半導体基板のうえにバッファ層,ノ ンドープチャネル層,N型電子供給層が順次積 層された電界効果トランジスタにおいて、

前記ノンドープチャネル層が $I_{n_s}G_{a_1-s}$ A s 層であるとともに、 被 $I_{n_s}G_{a_1-s}$ A s 層であるとともに、 故 $I_{n_s}G_{a_1-s}$ は $I_{n_$

2. ノンドープチャネル層がm分子層のIn As 層とn分子層のGaAs層が交互に積層された 超格子層であるとともに、該超格子層における In As層とGaAs層の分子層数比率m/n は厚さ方向に徐々に変化し、該超格子層の前記 電子供給層との界面から40点以上110点以 下離れた位置で最大値をとる請求項1記載の電 界効果トランジスタ。

3. ノンドープチャネル層が第一半導体層と第二 半導体層が交互に積層された超格子層であると ともに、第一半導体表記はIn.Gai-As層 であり、そのIn組成比xは厚さ方向に徐々に 変化し、前記超格子層の電子供給層との界面か ち40A以上110A以下離れた位置で最大値 をとる請求項1記載の電界効果トランジスタ。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は二次元電子ガス電界効果トランジスタ (2DEGFET) に関するものである。

[従来の技術]

2 DEGFETは、例えばHendersonらによってエレクトロン・デバイス・レターズ・(IEEE Electron Device Lett.)第EDL-7巻、第

12号、64号頁、1986年に報告されている。 従来技術による2DEGFETについて、第7 図の部分断面図、第8図(a)のN型A l G a A s 層からノンドープG a A s バッファ層に向かう A l 組成比および I n 組成比の分布図、第8図(b)の ポテンシャルバンド図を参照して説明する。

半絶縁性(Semi-Insulating) G a A s 基板にノンドープG a A s 層バッファ層 2、ノンドープ I n ais G a ass A s チャネル層 3 c、 N 型 A l ais G a ass A s 用キャリア供給層 4 から構成されている。

In GaAs層3CのAl GaAs層4との界面近傍に二次元電子ガス(2DEG)が誘起されチャネルを形成している。Al GaAs層4上にN型GaAsからなるキャップ層5が形成され、キャップ層5上にソース電極6aおよびドレイン電極6bが蒸着により形成され2DEGチャネル層とのオーミックコンタクトをとっている。また、キャップ層5をエッチングして形成されたリセス部にはゲート電極7が形成されている。

このようにチャネル層にInGaAsを用いる

向上を目的として、In GaAs 歪層における In組成を増やせば増やすほど、格子不整が増大 し、臨界膜厚からくるチャネル層厚の制限が厳し くなるというジレンマが生じる。

そのため2DEGFETにおけるInGaAs チャネル層としては、通常In組成比が0.15、 膜厚が臨界膜厚以下の150人程度のものが用い られており、In組成比を増加することによる シート電子濃度の増加と電子輸送特性の向上を十 分に発揮できないという問題があった。

本発明は2DEGFETのエピタキシャル層構造の格子不整の増加に伴う臨界膜厚の低下を猛力抑制して、実効的なIn組成を増加し得るエピタキシャル層構造を提供することにある。

〔課題を解決するための手段〕.

本発明の電界効果トランジスタは、バッファ 層、ノンドープチャネル層、N型不純物がドープ された電子供給層が順次積層された電界効果トラ ンジスタにおいて、

前記ノンドープチャネル層がIn.Gai-#As

効果はAlGaAs電子供給層とチャネル層間の 伝導帯オフセットの増加にともなうシート電子機 度の増加、および電子有効質量の減少にともなう 電子移動度の増加が期待できることである。

{発明が解決しようとする課題].

InGaAsとGaAsとは格子定数が異なるが、In。Gai--aAsチャネル層をミスフィット 転移の起こる臨界膜厚以下にすることによって、 弾性歪が格子不整を緩和する歪格子層となり、良 好な界面が形成されることが知られている。

ここで I n 組成比 x が大きくなるほど格子不整が増大するために、この臨界譲厚は減少する。 I n 組成比を増やすにしたがって、ミスフィット 転移の発生を抑えるために譲厚を薄くすると、 量子井戸内のサブバンドエネルギーは腹厚の二季 を 逆比例して上昇するため、電子濃度の低下、 さらには I n G a A s 井戸内へのキャリア 閉じ込めの低下が起こり、 I n G a A s をチャネルに用いるメリットがなくなってしまう。

すなわちシート電子後度の増加と電子移動度の

層であるとともに、該In GaAs層におけるIn 組成比xが厚さ方向に徐々に変化し、該In Ga As層の前記N型電子供給層との界面から40A 以上110A以下離れた位置で最大値をとるもの である。

またノンドープチャネル層がm分子層のInAs 磨とn分子層のGaAs層が交互に積層された超 格子層であるとともに、該超格子層におけるIn As層とGaAs層の分子層数比率m/nは厚さ 方向に徐々に変化し、該超格子層の前記電子供給 層との界面から40A以上110A以下離れた位 電で最大値をとるものである。

さらにノンドープチャネル層が第一半導体層と 第二半導体層が交互に積層された超格子層である とともに、第一半導体装置は In 。Gal-A A 5 層 であり、その In 組成比 x は厚さ方向に徐々に変 化し、前記超格子層の電子供給層との界面から 40 A以上 110 A以下離れた位置で最大値をと るものである。

(作用)

2 D E G F E T 造における 2 次元電子の分布 確率は電子供給層・チャネル層間のヘテロ界面か ら約 6 0 ~ 9 0 A 程度でピークを有することが、 F. SternとS. D. Sarmaによってフィジカル・レビュー・B (Phys. Rev. B)、第 3 0 巻、 8 4 0 頁~ 8 4 8 頁、 1 9 8 4 年に報告されている。

本発明では、In.Gai-Asチャネル層におけるIn組成比×を膜厚方向に勾配をつけたグレーディッドとし、電子分布確率が最大となる位置近傍で×を最大とするとともに、電子分布確率の小さくなる電子供給層界面近傍およびバッファ層界面近傍では×を小さくする。

全体としては格子不整の増大を抑制しながら、電子の存在確率が高い位置でのIn組成比 x を増加することが可能になり、電子が実効的に走行する場所での x 値を通常用いられている上限値 (~0.15)より大きくすることができる。

またチャネルとしてInAs層m分子層とGa As層n分子層の積層構造からなる短周期超格子 を用い、InAs層とGaAs層の比率m/nを 腰厚方向にグレーディッドとし、電子分布が最大となる位置でm/nを最大とするとともに、電子供給層界面近傍夜びバッファ層界面近傍ではm/nを小さくして今ることによっても、同様な効果が期待できる。

通常InGaAs混晶ではIn原子とGa原子の配置のランダムさにともなって電子は格子から 散乱(合金散乱)を受けるが、このように膜厚方向に制御された結晶構造を有する短周期超格子層 をチャネルとして用いると、この合金散乱を低減 して電子輸送特性が一層改善される。

さらにチャネルとして第一半導体層と第二半導体層が交互に積層された超格子を用い、第一半導体層をIn組成比率が膜厚方向にグレーディッドであるIngGal-xAsとし、電子分布確率が最大となる位置近傍でxを最大とするとともに、電子分布確率の小さくなる電子供給層界面近傍およびバッファ層界面近傍ではxを小さくすることによっても、同様が効果が期待できる。ここで、第二半導体層は第一半導体層と組成比分布の異なる

In GaAまであってもよい。

(実施例)

本実施例の特長は第2図(a)に示すように、GaAsバッファ層2との界面からAlGaAs 層4との界面に向からにつれて、チャネル層3におけるIn組成比xが0から最大値0.3まで徐々に増加したあと0まで徐々に減少していることである。ここで、xが最大値0.3をとるのはAlGaAs層界面から80A離れた位置である。

第1図に示す構造はつぎのようにして作製され ^ス

はじめに半絶録性(S. I.)G a A s 基板 1 上 に分子線エピタキシャル(MBE)成長法などに より、厚さ 1 μ mのノンドープ G a A s バッファ 層 2 だ、厚さ160 AのノンドープIn.Ga:-x Asグレーディッド層(x = 0 → 0.3 → 0)3、 厚さ350 AのN型A Lais Gazza As (ドーピング優度3×10¹²/cd) 層 4、厚さ500 Aの n型GaAs (ドーピング優度5×10¹⁴/cd) 層 5 を類次成長する。

ここで I n G a A s チャネル圏 3 における平均 I n 組成比は 0.1 5 であり、合計 膜厚の 1 6 0 A は I n a i, G a a i; A s において ミスフィット 転移 の起こる 臨界 膜厚 (~200 A) 以下である。

N型GaAsキャップ層5上にはソース電極6aおよびドレイン電極6bを蒸着によって形成したのち、アロイ熱処理によってオーミックコンタクトをとる。

N型GaAs層5をエッチング除去して形成されたリセス部にはゲート電極7を形成する。

こうして、第2図(b)に示すように、In Ga As量子井戸暦のほぼ中央部で2DEGの分布確 率は最大値をとり、第2図(a)からこの位置は In組成比が最大値0.3をとる場所に一致し、電 子は高い確率でIn組成比が 0.15より大きい場所を走行することになる。

本実施例では In の平均組成は 0.15 に固定したまで、電子の無じる実効的な In 組成比をそれ^に以上に増加できる。

本発明の第2の実施例について、第3図の部分 断面図、第4図(a)のN型Aℓ, Gai-, As (y = 0.15) 電子供給層4からノンドープGaAs バッファ層2に向かう断面におけるAℓ組成比お よびIn組成比の分布図、第4図(b)のポテンシャルパンド図を参照して説明する。

本実施例の特長は第4回(a)に示すように、チャネルとしてInAs層m分子層とGaAs層n分子層の複層構造からなる短周期超格子層を用いていることである。InAs層とGaAs層の比率m/nを膜厚方向にグレーディッドとし、GaAsバッファ層2との界面からAlGaAs層もとの界面に向かうにつれて、m/nが最大値をとるのはAl

ここで超格子チャネル層における平均In組成 比は 0.16 であり、トータル膜摩の 140 Aは In ala Ga ass As においてミスフィット転移の 起こる臨界膜厚 (~200 A) 以下である。

N型GaAsキャップ層5上にはソース電極6aおよびドレイン電極6bを蒸着によって形成したのち、アロイ処理によってオーミックコンタクトをとる。

N型G a A s キャップ層 5 をエッチング除去して形成されたリセス部にはゲート電極 7 を形成する。

第4図(b)に示すように、InAs/GaAs 超格子層のほぼ中心で2DEGの分布確率は最大 値をとる。

第4図(a)からこの位置は(InAs)m(GaAs)nにおける分子層数比m/nが最大値をとる場所に一致し、電子はIn組成比が0.15より大きい場所を高い確率で走行することになる。このように、本実施例では、Inの平均組成は0.15程度に固定したままで、電子の実効的なIn組成

G a A s 層界面から約70 A離れた位置である。 第3 図に示す構造はつぎのようにして作製され

はじめにS. I. GaAs基板1上にMBE成 長法などにより、厚さ1μmのノンドープGaAs 層2、10分子層のGaAs層3a、1分子層の InAs層3b、6分子層のGaAs層3a、1 分子層のInAs層3b、3分子層のGaAs層 3 a、1分子層のIn As層3b、2分子層のG aAs層3a、1分子層のInAs層3b、2分 子層のGaAs層3a、1分子層のInAs層3 b、3分子階のGaAs層3a、1分子層のIn As層3b、6分子層のGaAs層3a、1分子 膳のInAs贈3b、10分子層のGaAs贈3 a、I分子層のInAs層3b(あわせて厚さ約 140AのInAs/GaAs超格子チャネル 層)、厚さ350AのN型A lais Gaas As (ドーピング濃度3×101/回)電子供給層4、 厚さ500人のN型GaAs(ドーピング濃度5 ×1011/cd) キャップ磨5を順次成長する。

比をそれ以上に増加できる。

本発明の第3の実施例について、第5図の部分 断面図、第6図(a)のN型A ℓ , G a $_1$ -, A s (y = 0.15) 電子供給層4からノンドープG a A s バッファ層2 に向かう断面におけるA ℓ 組成比および I n 組成比の分布図、第6図(b)のポテンシャルバンド図を参照して説明する。

本実施例の特長は第6図(a)に示すように、チャネルとしてInGaAs単分子層とGaAs単分子層の被層構造からなる短周期超格子を用いていることである。In。Gai-xAs層におけるIn組成比xを膜厚方向にグレーディッドとし、GaAsバッファ層2との界面からAlGaAs層4との界面に向かうにつれて、xが徐々に増加し、最大値をとったあとりまで徐々に減少している。ここで、m/nが最大値をとるのはAlGaAs層界面から約70人離れた位置である。

第5回に示す構造はつぎのようにして作製される。

はじめにS.I.GaAs基板1上にMBE成

長法などにより、厚さ1μmのノンドープGaAs バッファ層 2点, 1分子層の第1GaAs層3a、 1 分子層の第 1 In GaAs層 (x = 0.05) 3 c、1分子層の第2GaAs層3a、1分子層 の第2 In GaAs (x = 0.1) 層3 c、1分子 層の第iGaAs暦3a、1分子暦の第iInGa As (x = 0.05 × i) 層 3 c、 l 分子層の第 12GaAs暦3a、1分子暦の第12InGa As (x = 0.6) 層 3 c、1分子層の第13 G a As暦3a、1分子暦の第13InGaAs (x = 0.6) 層 3 c、1分子層の第 j G a A s 層 3 a、 1分子層の第 j In GaAs (x = 0.05 × (25 - j)) 層 3 c、 1 分子層の第 2 3 G a A s 層 3 a 、 1分子層の第23InGaAs (x=0.1) 層 3 c、1分子層の第24GaAs層3a、1分子層 の第24InGaAs (x=0.05) 層3c (あ わせて厚さ約140AのInGaAs/GaAs 超格子チャネル層)、厚さ350点のN型AQц;s Galis As (ドーピング濃度 3×10¹⁸/cm) 覚 子供給層 4、厚さ 5 0 0 AのN型 GaAs (ドー

定したままで、電子の感じる実効的な I n 組成比をそれ以上に増加できる。

以上で用いたAlGaAs/InGaAs系、 AlGaAs/(InAs)。(GaAs),超格子 系、およびAlGaAs/(InGaAs)。(Ga As)。超格子系の代りに、InAlAs Ga As系、InP/InGaAs系、InAlAs /(InAs)。(GaAs)。超格子系、InP /(InAs)。(GaAs)。超格子系、InAl As/(IngGa1-,As),(Ing,Gag,As),起 格子系、InP/(In.Gai-As)。(Inai) GaurAs) _超格子系、InAlAs/(In. Gai-xAs)。(Ints:AltiAs) .超格子 系、InP/(In,Gai-,As),(Inai: Al sta As) 超格子系第、In GaAs、(In As) a (GaAs) 。超格子、またはIn Ga As層を含む超格子をチャネルとして用いること もできる.

(発明の効果)

InGaAsチャネルにおける格子不整の増加

ビング機度 5 × 1 0 ¹¹ / cm²) キャップ層を順次成長する。

ここで超格子チャネル層における平均In組成 比は 0.1 6 であり、トータル膜厚の 1 4 0 Aは In als Ga ass As においてミスフィット 転移の 起こる臨界膜厚 (~200 A) 以下である。

N型GaAsキャップ層5上にはソース電極6aおよびドレイン電極6bを蒸着によって形成したのち、アロイ処理によってオーミックコンタクトをとる。

N型GaAs層5をエッチング除去して形成されたリセス部にはゲート電極7を形成する。

第6図(b)に示すように、InGaAsーGa As超格子謄のほぼ中心で2DEGの分布確率は 最大値をとる。

第4図(a)からこの位置は $In_xGa_{1-x}As$ に おける In 粗成比x が最大値をとる場所に一致し、電子は In 粗成比 0.15 より大きい場所を高い確 字で走行する。

本実施例ではInの平均組成は0.15程度に固

を極力抑制しながら、実効的な I n 組成比を通常 用いられる上限値(~ 0. 1 5)よりも大きくする ことが可能になった。


電子有効質量の軽減にともなり電子輸送特性の 改善によってInGaAsチャネル2DEGFE Tの素子特性をより向上することができる。

4. 図面の簡単な説明


第1図は本発明の第1の実施例を示す部分断面図、第2図(a)は第1図の組成比を示す分布図、第2図(b)は第1図のボテンシャルバンド図、第3図は本発明の第2の実施例を示す部分断面図、第4図(a)は第3図の組成比を示す分布図、第4図(b)は第3図のボテンシャルバンド図、第5図は本発明の第3の実施例を示す部分断面図、第6図(a)は第5図の組成比を示す分布図、第6図(b)は第5図のポテンシャルバンド図、第7図は従来技術による2DEGFETを示す断面図、第8図(a)は第7図の組成比を示す分布図、第8図(b)は第7図の組成比を示す分布図、第8図(b)は第7図の組成比を示す分布図、第8図(b)は第7図の組成比を示す分布図、第8図(b)は第7図の組成比を示す分布図、第8図(b)は第7図のポテンシャルバンド図である。

1 ·····・半絶録性 G a A s 基板、 2 ····・ノンドープ G a A s バッファ層、 3 ····・ノンドープ I n G a A s グレーディッドチャネル層、 3 a ····・ノンドープ G a A s チャネル層、 3 c ····・ノンドープ I n G a A s チャネル層、 4 ····・ハ型 A l G a A s 電子供給層、 5 ····・ハ型 G a A s キャップ層、 6 a ···・ソース 電極、 6 b ···・・ドレイン 電極、 7 ···・・ゲート 電極。

代理人 弁理士 内 原 晋




第1図




6b ドレイン電極
7 ゲート電極
3b InAs 層
3a GaAs 層
1 - GaAs
3 GaAs 層
2 1 型 GaAs 層
1 - 中絶縁性 GaAs 基板

第3図


第2図






第5図


第4図





第7図

第6図



第8図